Плата C906 RISC-V

Разработка платы управления промышленными продуктами YCTECH включает в себя разработку программного обеспечения платы управления, обновление программного обеспечения, разработку принципиальных схем, проектирование печатных плат, производство печатных плат и обработку печатных плат на восточном побережье Китая. Наша компания проектирует, разрабатывает и производит плату C906 RISC-V. Ali Group Pingtouge последовательно запустила несколько процессоров RISCV, и некоторые из них нашли применение в отрасли. Например, в процессоре Zhi D1 в качестве «ядра» встроено ядро ​​Pingtouge Xuantie C906. Хотя RISCV является открытым стандартом, и в Интернете есть несколько RTL-реализаций ядер с открытым исходным кодом, коммерческие ядра RISCV обычно имеют закрытый исходный код. Но что удивительно, так это то, что в октябре этого года брат Пинтоу открыл исходный код четырех разработанных им ядер RISCV, включая ядро ​​C906, используемое D1.

Xuantie C906 — это недорогое процессорное ядро ​​с 64-битной архитектурой RISC-V, разработанное Alibaba Pingtouge Semiconductor Co., Ltd. Xuantie C906 основан на 64-битной архитектуре RISC-V и является расширенной и улучшенной архитектурой RISC-V. Расширенные улучшения включают в себя:

1. Усовершенствование набора инструкций: основное внимание уделяется четырем аспектам доступа к памяти, арифметическим операциям, битовым операциям и операциям с кэшем, и в общей сложности было расширено 130 инструкций. В то же время команда разработчиков процессоров Xuantie поддерживает эти инструкции на уровне компилятора. За исключением инструкций по работе с кэшем, эти инструкции можно компилировать и генерировать, включая компиляцию GCC и LLVM.

2. Улучшение модели памяти: расширение атрибутов страницы памяти, поддержка таких атрибутов страницы, как Cacheable и Strong order, и поддержка их в ядре Linux.

Ключевые архитектурные параметры Xuantie C906 включают:

Архитектура RV64IMA[FD]C[V]

Технология расширения и улучшения инструкций Pingtouge

Технология улучшения модели памяти Pingtouge

5-этапный целочисленный конвейер, последовательное выполнение одной задачи

128-битный векторный вычислительный блок, поддерживает SIMD-вычисления FP16/FP32/INT8/INT16/INT32.

C906 - это 64-битный набор инструкций RV, 5-уровневый последовательный одиночный запуск, поддержка кэша L1 8 КБ-64 КБ, отсутствие поддержки кэша L2, поддержка половинной / одинарной / двойной точности, кэш данных L1 с четырехсторонней комбинацией VIPT.